公告
暂无公告
精选项目
8
由中科鉴芯(CASTest)和中国科学院计算技术研究所联合开发的一款扫描设计工具,支持全扫描替换和扫描缝合。
1
暂无简介
1
暂无简介
1
A tool to compile your RTL files into GDSII layouts.
1
A chip design flow with open-source EDA tools, PDKs
1
An open-source EDA infracstructure and tools from Netlist to GDS for ASIC design.
项目展示
查看全部项目 >- 增量式时序优化算法Star
- 由中科鉴芯(CASTest)和中国科学院计算技术研究所联合开发的一款ATPG工具,支持全扫描电路、固定型故障的自动测试生成。Star
- A chip design flow with open-source EDA tools, PDKsStar
- 运算放大器自动化设计Star
- 项目面向低位宽混合精度深度学习模型的FPGA硬件加速器软硬件协同优化,在硬件方面,我们主要探索了各种低位宽卷积算子的packing方法,使得每个FPGA的DSP单元可以容纳尽可能多的低位宽操作,从而提高DSP的利用率。在模型方面,我们主要利用微分NAS技术,对于给定的模型进行混合精度量化,同时兼顾量化位宽在硬件上的实现效率,从而在给定的资源约束下,将目标卷积深度学习模型高效率的部署到FPGA上。Star
- 由中科鉴芯(CASTest)和中国科学院计算技术研究所联合开发的一款JTAG插入工具,支持边界扫描插入。Star
- 由中科鉴芯(CASTest)和中国科学院计算技术研究所联合开发的一款扫描设计工具,支持全扫描替换和扫描缝合。Star
- A tool to compile your RTL files into GDSII layouts.Star
- An open-source EDA infracstructure and tools from Netlist to GDS for ASIC design.Star
- 基于开源PDK的硅基板互连设计介绍Star